职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
职责描述:
1. 与产品/架构团队合作,根据业务需求,完成芯片中IP 架构和特性的定义;
2. 编写IP子系统的硬件架构和设计文档, RTL电路实现;
3. 承担IP子系统的集成、交付;
4. 协助验证团队完成IP子系统的验证;
5. 协助中后端团队完成IP子系统的物理实现;
6. 负责芯片回片后系统级的测试、调试。
任职要求:
1. 有扎实的数字电路设计基础,熟悉verilog语言;
2. 2年以上数字电路设计工作经验,熟悉数字电路设计流程;
3. 有团队合作精神,吃苦耐劳的品质,积极上进;
4. 具备SoC集成经验,熟悉时序,低功耗设计,理解SDC,UPF者优先考虑;
5. 具有PCIe/USB/SATA/UFS/MIPI等高速接口设计经验者优先考虑。
工作地点
地址:成都双流区成都-双流区天府数智谷4号楼6层
![](http://img.jrzp.com/jrzpfile/cityrcw/SearchJob/images/jg.png)
![](https://img.jrzp.com/images_server/comm/nan.png)
职位发布者
HR
联芸科技(杭州)有限公司
![](http://img.jrzp.com/jrzpfile/cityrcw/images/sfrz_yrz.png)
-
IT服务·系统集成
-
51-99人
-
私营·民营企业
-
杭州市滨江区浦沿街道六和路307号2幢8层/9层