职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
职责描述:
1.参与模拟IP的版图Floor PLan;
2.参与设计模拟电路相关模块的版图设计,包括Opamp, Bandgap, filter, Temperature sensor, VGA, ADC, DAC, VCO, Delta-sigma modulator, integer/Fractional-N PLL, LDO等;
3.基于版图设计的后仿验证迭代工作;
4.编写物理验证相关报告。
任职要求:
1.本科及以上学历,1年以上版图设计经验,电子工程,微电子,通信等专业;
2.有模拟电路版图设计相关项目经验;
3.熟练使用各类后端验证工具,如Calibre,QRC等;
4.良好的中英文档处理能力;
5.具有团队精神,为人正直,责任心强。
工作地点
地址:成都双流区成都-双流区天府数智谷4号楼6层
![](http://img.jrzp.com/jrzpfile/cityrcw/SearchJob/images/jg.png)
![](https://img.jrzp.com/images_server/comm/nan.png)
职位发布者
HR
联芸科技(杭州)有限公司
![](http://img.jrzp.com/jrzpfile/cityrcw/images/sfrz_yrz.png)
-
IT服务·系统集成
-
51-99人
-
私营·民营企业
-
杭州市滨江区浦沿街道六和路307号2幢8层/9层