1、负责芯片版图物理实现，包括存储芯片单元，阵列，驱动，读，写电路，模拟电路及其他电路版图的全定制设计与验证；2、完成全芯片从逻辑综合后网表到芯片Tape-out全过程。包括芯片的布局布线，静态时序分析，时序库和物理库的建立，寄生参数提取和物理验证；3、参与芯片的架构定义与设计；4、负责芯片后端/版图设计验证环境的建立；5、负责与foundry交互，包括PDK， Design library，Tape-out；6、参与版图工具开发与维护。任职要求1、本科及以上学历，计算机、电子工程、微电子及相关专业；2、三年以上模拟、数字IP和SoC版图和后端设计经验及成功流片经验；3、熟悉SoC芯片的各种约束条件下的布局布线、时序控制，时序分析、功耗分析，参数提取、版图处理等工作；4、熟悉CMOS半导体工艺及版图层次结构；熟练使用脚本语言perl、tcl 等工具；5、熟练掌握各种后端SoC设计工具，具有较强的时序和功耗分析分析能力；6、具有DDR3、ECC和memory BIST等相关经验者优先。 职能类别：版图设计工程师